0 引言
boost电路在电子电路设计中有着重要的基础作用, 特别是在各种电源电路、移动器件和集成电路中很常见。同时, boost电路在移

动电源、手机、太阳能充电等领域应用也十分广泛, 高效率、高频率和小型化一直是其追求的设计目标。由于boost电路中包含电

容电感等多种元件以及开关元件等非线性器件, 对高性能的boost电路设计带来了诸多不确定性和难度, 也使高效高频boost电路设

计成为研究的热点。本研究提出了一种适用于大电流环境的高频同步boost电路, 采用了一种新型结构使得电路的频率、功耗等基

本指标达到要求, 性能得到较大改善。

1 同步boost电路原理
同步boost电路基本原理如图1所示, Q1为NMOS管, Q2为PMOS管, 它们各自带有体二极管。Q1、Q2的栅极各自接PWM信号。

图1 同步boost电路基本原理
图1 同步boost电路基本原理 下载原图

Q1栅极接高电平时, Q2栅极也为高电平, 这时NMOS管Q1导通, PMOS管Q2截止。Q1栅极接低电平时, Q2栅极也为低电平, 这时NMOS管

Q1截止, PMOS管Q2导通。Q1、Q2保持交替导通。当Q1导通Q2截止时, 电源通过Q1回路给电感L充电;当Q1截止Q2导通时, 电感通过Q2

回路给电容C充电。依次往复, 最终实现升压的功能。[1]输出电压为:

式 (1) 中D为占空比, Vi为输入电压, Vo为输出电压。相对于普通boost电路, 同步boost电路用MOS管代替二极管, 导通时管压降

从0.7 V降低到0.2 V左右, 功耗大大降低, 可以显著提高效率。在大电流、低电压环境下尤为明显。

2 同步boost电路驱动电路设计思路
2.1 反向器
如图2所示, Q7、Q8、R1、R2组成反向器, Q7为PNP管、Q8为NPN管。当PWM信号为高电平时, Q7、R1支路截止, Q7呈现高组态;PWM高

电平电流流经R2、Q8, Q8导通, 又因为Q7呈现高组态;Q7、Q8连接点输出低电平。当PWM信号为低电平时, R2、Q8支路截止, Q8呈现

高组态;VCC电源电流流经R1、Q7, Q7导通, 又因为Q8呈现高组态;Q7、Q8连接点输出高电平。[2]

图2 同步boost电路驱动电路
图2 同步boost电路驱动电路 下载原图

2.2 驱动电路
Q3、Q4、Q5、Q6组成Q1和Q2的驱动管。Q3、Q5为PMOS管;Q4、Q6为NMOS管。当反向器输出高电平时, Q3截止, Q4导通, Q4呈现出低

电阻状态, 这时Q1的栅源级电容通过Q4的低电阻以极快的速度放电, Q1迅速截止。而此时Q6导通, Q5截止, Q5上汇聚高电压, 并对

Q2管的栅源级电容充电, Q2迅速导通。同样的原理, 当反向器输出低电平时, Q3导通, Q4截止, VCC电源电流通过Q3对Q1栅源级电

容充电, Q1迅速导通。此时Q6截止, Q5导通, Q5呈现出低电阻状态, Q2栅源级电容通过Q5放电, Q2迅速截止。由此可见, 图2结构

可以实现Q1、Q2的交替导通和截止。

2.3 提高频率的关键因素
本研究电路设计关键在于Q1导通的同时, Q2能迅速截止;反之Q2导通的同时, Q1能迅速截止。导通时间可以由Q3、Q6的导通电流及

Q1、Q2的栅源级电容决定, 而截止时间则要由Q1、Q2的栅源级电容和Q4、Q5的导通电阻共同决定放电时间。选取小导通电阻的Q4、

Q5管至关重要。[3]如图3所示, Cds为漏源级电容, Cgs为栅源级电容, Rds为MOS管导通电阻。当Q3、Q6导通时, 导通电流对Q1、Q2

的栅源级电容Cgs充电, Cgs的大小直接决定了充电时间的快慢, 从而决定Q1、Q2导通的速度。而当Q3、Q6截止时, Q4、Q5导通, Q1

、Q2的栅源级电容Cgs对Q4、Q5导通电阻Rds放电, Q1、Q2的栅源级电容Cgs的大小和Q4、Q5的导通电阻Rds的大小决定的放电时间的

快慢, 从而决定了Q1、Q2截止的速度。所以, 在Q1、Q2较小导通电阻Rds确定的情况下, 选择小的Q1、Q2栅源级电容Cgs和小的Q4、

Q5的导通电阻Rds可以显著缩短导通截止时间, 从而快速提高频率。

另一方面, 过高的频率会带来损耗的增加。高频率和小功耗一直是boost电路追求的目标。损耗来自于Q1、Q2管的内部功耗的增加,

所以每一次导通截止都会带来一次功耗损失, 频率越高, 损耗越大。由于Q1、Q2管的源漏级之间同样存在电容Cds, 而这部分电容

的放电是通过Q1、Q2的导通电阻Rds实现的。当Q1、Q2导通时, boost电路电流迅速通过导通电阻Rds, 而此时Cds在Q1、Q2截止时所

积累的电荷还未通过Q1、Q2导通电阻Rds放电完成, 这样就造成了Q1、Q2上有电流和电压同时存在的情况, 功耗就随之产生。源漏

级电容Cds上电压Vds如图4所示。图4显示出Vds在下降沿并不是直线下降, 而是表现出一定的弧度, 这可以解释为源漏级电容Cds放

电的结果, 也符合电容放电时电压曲线的特征。所以, 要减少功耗, 就要减小CDS的放电时间使电压迅速降低。根据MOS管的原理,

导通电阻Rds在MOS参数确定的情况下由栅源级电压Vgs决定, Vgs越高Rds就越小, 所以根据图2所示, 就需要较高的电源电压。这里

我们选取输出电压即为电源电压。但在集成电路制作时, 可根据沟道参数等要素制作小导通电阻Rds或者小源漏级电容Cds的MOS管

。[4]

图4 Q1、Q2管Vds电压
图4 Q1、Q2管Vds电压 下载原图

图3 MOS管阻容等效电路
图3 MOS管阻容等效电路 下载原图

3 同步boost电路模拟仿真
综合上述工作原理, 最后用Cadence软件模拟上述高频同步boost电路的工作过程。模拟仿真电路采用图2所示电路图。Q1管采用

IRF2807, 为大功率NMOS管, Q2管采用IRF4905, 为大功率PMOS管, 选择上述两管可适用于大电流环境。Q3管采用IRF9Z10, 为小功

率PMOS管, Q4管采用IRF320, 为小功率NMOS管, Q5管采用IRF9Z22, 为小功率PMOS管, Q6管采用IRF320, 为小功率NMOS管, Q7管采

用普通PNP管, Q8管采用普通NPN管, 以上小功率管都作为驱动电路的组成元件。R1、R2电阻为3 kΩ, 电感为0.1 mH, 电容为0.1

mF, PWM频率为500 kHz, 上升沿和下降沿分别都为50 ns, 占空比D设为0.4, 电源电压取6 V, 输入电压为3.7 V。模拟结果如图5~9

所示。

图5 占空比为0.4时输出电压
图5 占空比为0.4时输出电压 下载原图

图6 Q1管电流
图6 Q1管电流 下载原图

图7 负载输出功率
图7 负载输出功率 下载原图

图8 输入提供功率
图8 输入提供功率 下载原图

图9 电源电压Vcc提供功率
图9 电源电压Vcc提供功率 下载原图

由图5可看出输出平均电压为6.03 V, 波形连续, 在输入为3.7 V的情况下, 输出波纹较小, 较平滑, 波幅变化率为0.3%, 性能良好

, 总体基本符合要求。图6显示出电路中的主要功率管Q1的电流波形。可以看到, Q1管导通时通过电流达到4.5A, 截止时为0A, 除

在截止向导通转变时电流有一定的尖峰外, 其余时刻符合设计要求, 同步性较好。同时可以看到主要的功率损耗来自于Q1管电流的

上升沿这个间隙期, 在这个间隙期内, 由于Q1管的D、S间电容放电的时间原因导致D、S间电压不能很快降下, 结合电流, 导致了功

耗的增加。在今后的电路改进中应着重注意这一点。图7反映输出功率为15.18 W且波形连续平滑, 可计算出输出电流为2.5 A, 图8

反映输入功率为16.49 W且波形连续平滑。图9显示整个驱动电路电源电压Vcc的功耗。从图中可看出这部分损耗大部分时间保持在

平均0.3W左右, 对整体电路的损耗而言亦不可忽视。在今后的设计中应考虑优化。从上述分析可得出, 该同步boost电路能满足大

电流高频率的场合。可算出在占空比D=0.4时, 同步boost电路的转换效率为:

4 结束语
针对大电流高频环境对boost电路的要求, 提出一种同步boost电路。通过分析其各模块电路组成及其工作原理, 重点分析了如何实

现高频电路的物理机理, 从而得到相应的电路设计方案。通过模拟仿真研究, 认为该电路在高频大电流情况下, 输出波形连续平滑

, 内部电流电压量合理, 输出效率较高, 综合性能突出, 同时结构简单优化, 在大电流高频系统硬件电路中具有广阔的应用前景。